

# CMOS レイアウト設計法 - 4

( C ) 2004 Sumiaki Takei

## 1 . MOS と静電破壊

半導体デバイスの静電破壊解析は、1968年にウォンシュとベルが電圧パルスによる静電破壊実験を行ったことに始まります。初期のMOSFETは保護回路が無かったため、ゲート酸化膜が静電気によってすぐ破壊されていました。最初のMOSFETは1962年RCAによりPMOSで実用化されその後デバイスの主流はNMOSからCMOSへと移りました。昔のMOSFETは人がICのピンに触ると壊れるというイメージがありました。

2つの物体を接触させると電子やイオンの親和力が異なるため、2つの物体間に電子やイオンの移動がおこり片側が+（プラス）もう一方が-（マイナス）に帯電した状態になる。物体を離すとその分離課程で一部の+電荷と-電荷の再結合が起こるが、残りの電荷はそのまま残留し残留電荷が多いほど発生する静電気量も多くなります。人間の場合、着ている衣類等の摩擦で静電気が貯まりやすい。

人は単純な動きで1k~20kVまで帯電します。また人間の静電容量Cbは100~200pF、人体の抵抗Rbは500~2000と言われています。  
いま、人体がV=2000Vに帯電し、人体の静電容量Cb=100pF、人体の抵抗Rb=100と仮定します。この時人体が持っている静電エネルギーWbは

$$Wb = \frac{1}{2} \times Cb \times Vb^2 = \frac{1}{2} \times 100 \times 10^{-12} \times 2000^2 = 0.2 \times 10^{-3} J$$

放電時間tは

$$t = Cb \times Rb = 100 \times 10^{-12} \times 1000 = 0.1 \mu s$$

と算出されます。

放電時には $0.1 \mu s$ の間に $0.2 \times 10^{-3} J$ のエネルギー、つまり

$$0.2 \times 10^{-3} / 10^{-7} = 2000 J/s = 2 kW$$

のエネルギーを消費することになります。このエネルギーは、ICの小さな領域を破壊するには充分です。

## 2 . 静電破壊モード

MOSが静電破壊で壊れる要因には主に3種類がある。これらの破壊に対してはそれぞれ回路やレイアウトパターンでの対策方法があり、ここではその一部を紹介します。


- 1 . **ゲート酸化膜破壊** ----- ゲート酸化膜に高電圧が印加された場合、キャリアがゲート酸化膜に衝突し、その時に放電される熱エネルギーにより酸化膜が溶解し導電経路が形成され絶縁性が破壊される。高電圧がLSIのピンに印加されてもLSI内部でゲート酸化膜に直接、破壊耐圧を超えるような電圧が印加されないような回路・パターン配置が必要である。  
MOSFETの熱酸化膜の絶縁破壊耐圧は**30 ~ 150V / 1000** 程度と言われています。この破壊強度は酸化膜の欠陥プロファイルによって異なる。
- 2 . **接合破壊** ----- 入力保護回路や出力部の拡散層（P<sup>+</sup>N, N<sup>+</sup>P）の接合に過大な電流が流れた場合、局所的に電力消費が大きくなり接合が破壊されてしまう。また、接合が浅い場合、コンタクト部のアルミ配線が拡散層に進入していき破壊を大きくする。  
接合破壊を起こさせないためには、接合部の面積、コンタクト配置並びにダイオードの直列抵抗等を充分に考慮したパターン設計が必要である。
- 3 . **配線溶断** ----- 入力ノイズの電源配線へのリークパス上においてアルミ配線やポリシリコン配線等に許容電流密度以上に電流が流れた場合、配線が溶断する。ノイズリークパスを考慮したレイアウト並びに配線幅が必要である。  
アルミ配線の許容電流は、2μCMOSプロセスで**約0.5 ~ 2mA / μm**（配線幅）程度と言われている。

上記に示した破壊要因のうち最も弱い部分で破壊され、その時の印加するノイズの電圧がそのLSIの静電破壊耐圧ということになる。

## 3 . CMOS 静電破壊対策 レイアウト言及

### 入力保護回路レイアウトパターン設計例


以下のレイアウト設計図における各層については、



製造工程から考えると層の上下関係等おかしな部分もあると思いますが、見やすさを考慮して描いています。レイアウト（パターン）設計の理解を深めるのが目的なのでご容赦願いたい。

## 入力保護回路レイアウト例 - 1 ----- 拡散層保護抵抗 (P<sup>+</sup>) + クランプダイオード (N<sup>+</sup>)

の組み合わせ。CMOS・5 μプロセス (N基板) 時代に電卓、時計などで使われていた。基本的には入力端子からノイズが印加された場合、抵抗成分で入力ノイズを鈍らせ、その間P<sup>+</sup>拡散層 (保護抵抗を兼ねる) とN<sup>+</sup>拡散層のどちらかのクランプダイオードがONしてノイズを電源ラインにリーキさせようという考え方である。



私が1980年代の初めに設計していたCMOS 5 μプロセス時代にはこのようなレイアウトが一般的であった。保護抵抗の抵抗値をどの程度にするのか、保護ダイオードの大きさをどの程度にするのかなどは各会社のノウハウであった。


このレイアウトでは保護回路のレイアウト設計をわかりやすく表現するために、ラッチアップ対策についてはほとんど示されていないことに留意して下さい。

WELLの周りにはなるべく多くのP<sup>+</sup>拡散層のコンタクトを取ってLow側の電源に接続しラッチアップ対策をする必要があります。また、ここでは示していませんが上記と同じ理由で、保護抵抗の周囲にはN<sup>+</sup>拡散層で基板電位 (High側) に接続する必要があります。

## 入力保護回路レイアウト例 - 2 ----- 拡散層保護抵抗 ( N<sup>+</sup> ) + クランプダイオード


( P<sup>+</sup>とN<sup>+</sup>層) + クランプMOS ( CMOS + アルミ寄生MOS )の組み合わせ。CMOS・2 μプロセス時代にマイコン、液晶ドライバー、RAMなどで使われていた。

クランプMOSのドレイン側は充分な接合面積を確保し、接合部分並びにクランプMOSのゲートが破壊されないように、コントラクトの分散配置、数を考慮する必要がある。この図もラッチアップ対策は表記していませんので留意して下さい。




## 入力保護回路レイアウト例 - 3 ----- ポリシリコン保護抵抗 + クランプダイオード


(P<sup>+</sup>とN<sup>+</sup>層)の組み合わせ。CMOS・2 μプロセス(P基板)時代にSRAMなどで使われていた。保護抵抗の素材にポリシリコンを使うことにより設計の自由度が増す。拡散層を使わないで特にラッチアップに強くなることが予想される。ただ、保護抵抗の素材ではポリシリコンより拡散層を使った抵抗のほうが静電破壊耐圧が高いと言われている。




**入力保護回路** 上記のレイアウト図を回路図で示します。レイアウトパターンと見比べながら確認するといいでしょう。



**入力保護回路レイアウト例 - 1 回路図**



**入力保護回路レイアウト例 - 2 回路図**




### 入力保護回路レイアウト例 - 3 回路図

### 出力保護回路レイアウトパターン設計例

出力回路における静電破壊対策のレイアウト法については、一般的の書籍ではほとんど書かれていない。ここでは私の経験（古いですが）を少し紹介します。  
基本的には 出力回路のドレイン面積を大きくする。 出力回路のゲートとドレインのコンタクト間の距離を確保する。 ドレイン抵抗（出力抵抗）を付ける。 出力回路のソースとドレインのコンタクトを交差状に配置する。 出力バッファの入力信号配線の抵抗値を数kΩ 付ける。

**出力保護回路レイアウト例** ----- 上記 から を踏まえてレイアウトをする必要があります。ドレイン面積が大きい場合は、比較的静電破壊耐圧が大きいが、ドレイン面積が小さい（電流駆動能力が小さい）バッファの場合は、出力側に抵抗（ドレイン抵抗）を附加する。ただ、製品仕様の出力電流値がワーストケース（温度、電圧並びに寸法バラツキ）でも下回らないように、充分に検討して設計する必要があります。

下図ではCMOSインバータタイプ(P基板)の出力バッファについて留意点を示します。



出力バッファのドレイン面積は大きいほど静電破壊耐圧は大きい。ジャンクション破壊とゲート破壊の両方に効果がある。チップ面積を考慮しながら出来るだけ大きくしたい。コンタクトの数も多くとり均等配置する。またドレイン側のコンタクトとゲートは出来るだけ距離を確保する。これらの対策をするとドレイン容量(出力寄生容量)が増えるので動作スピード等を充分検討する必要がある。

また、ノイズリーカパスである電源ラインの太さやレイアウトも充分考慮する必要がある。出力バッファの駆動能力が小さい(ドレイン面積が小さい)場合はドレインのコンタクトとゲート間の距離をより長くして数10~数100の抵抗が付加されるようにレイアウトする必要がある。もちろんその場合も動作スピードを確認する必要がある。

この出力回路においてもラッチアップ対策のパターンは省略していることに留意して下さい。